TSMC створює інноваційну методику пакування мікросхем, відому як CoPoS (Chip-on-Panel-on-Structure), яка має на меті зменшити витрати на виготовлення чіпів та покращити їхні робочі характеристики. Цю інформацію оприлюднив аналітик Мін-Чі Куо.
Key takeaways on TSMC's next-generation advanced packaging, CoPoS (publicly available technical details omitted):
1. CoPoS is currently expected to enter mass production in 2H28. It is designed to improve the economics of ultra-large packages above the 9.5x reticle-size class,…
— 郭明錤｜Ming-Chi Kuo (@mingchikuo) June 11, 2026
За наданими даними, CoPoS задіює скляний матеріал як тимчасову основу під час виробничого процесу, а потім інтегрує його в остаточну підкладку. Ця конструкція складається з трьох рівнів, що сприятиме полегшенню створення масштабних і складних мікросхем.
Передбачається, що великомасштабне виробництво мікросхем із застосуванням CoPoS може стартувати наприкінці 2028 року. Ця технологія головним чином спрямована на розробку рішень для штучного інтелекту та високопродуктивних обчислень (HPC), де актуальні методи пакування вже перетворилися на один із ключових чинників, що впливають на ціну та ефективність фінальних пристроїв.
Згідно з повідомленнями, одним із перших продуктів, що використовуватимуть нову технологію, може стати наступне покоління ШІ-прискорювачів від NVIDIA, відоме як Feynman, яке прийде на зміну архітектурі Rubin.
Процеси пакування чіпів набувають все більшого значення для розвитку напівпровідникової індустрії. Замість розширення площі монолітних кристалів, виробники все частіше об’єднують кілька окремих чіплетів в одному корпусі, що дозволяє нарощувати продуктивність без суттєвого збільшення виробничих витрат.
Варто нагадати, що раніше TSMC презентувала технологію CoWoS (Chip-on-Wafer-on-Substrate), яка застосовується в поточних ШІ-прискорювачах NVIDIA серії Blackwell. Саме високий попит на CoWoS протягом останніх років став одним із обмежуючих факторів у виробництві чіпів для штучного інтелекту.
Читайте також: NVIDIA та SK Hynix уклали багаторічну угоду про розробку пам’яті для ШІ
Голова TSMC заявив, що попит на чипи для ШІ не вдасться задовольнити в найближчі роки
Оригінал статті: mezha.ua